Deel 03.01.01 Het tabblad – Chipset – North Bridge – IOH Configuration.
Inleiding:
Bij computergebruik is een North Bridge ( ook host bridge of geheugen controller hub ) een microchip die de kernlogica chips architectuur op moederborden omvat om krachtige taken uit te voeren, vooral voor oudere pc’s. Het is rechtstreeks verbonden met een CPU via de FSB ( Front Side Bus ) en wordt meestal gebruikt in combinatie met een langzamere South Bridge om de communicatie tussen de CPU en andere delen van het moederbord te beheren.
Historisch gezien was een scheiding van functies tussen CPU, North Bridge en South Bridge chips noodzakelijk vanwege de moeilijkheid om alle componenten op één chip te integreren. Naarmate de architectuur CPU snelheden in de loop van de tijd toe namen, ontstond er echter een knelpunt vanwege beperkingen veroorzaakt door de gegevensoverdracht tussen de CPU en de ondersteunende chipset. De trend naar geïntegreerde North Bridge begon tegen het einde van de jaren 2000. De Nvidia GeForce 320M GPU in de MacBook Air uit 2010 was bijvoorbeeld een combinatie chip van North Bridge / South Bridge / GPU.
Op oudere, op Intel gebaseerde pc’s werd de North Bridge ook wel externe geheugencontroller hub of grafische en geheugencontroller hub genoemd als deze was uitgerust met geïntegreerde grafische afbeeldingen. Deze functies werden steeds vaker geïntegreerd in de CPU chip zelf, te beginnen met geheugen en grafische controllers. Sinds de jaren 2010 hebben het krimpen van de chip en de verbeterde transistor dichtheid een toenemende chipsetintegratie mogelijk gemaakt, en de functies van North Bridge worden nu vaak opgenomen in andere componenten, zoals South Bridge of CPU’s zelf.
Intel en AMD hebben beide chipsets uitgebracht waarin alle North Bridge functies in de CPU waren geïntegreerd. De overeenkomstige South Bridge werd door Intel omgedoopt tot de Platform Controller Hub en door AMD tot de Fusion controller hub. AMD FX CPUs bleven externe North Bridge en South Bridge chips nodig hebben. Bij moderne Intel Core processors is de North Bridge geïntegreerd in de CPU chip, waar deze bekend staat als de uncore of systeem agent.
Ter informatie enkele afbeeldingen van een X79 Chipset Diagram en het Overzicht van mijn chinees Jingsha X79 F1 v 2.0 moederbord.
Afb.Afb.00.01 X79 Chipset Diagram.png.png
00.01 X79 Chipset Diagram:
Bij deze een overzicht diagram van de Intel X79 Chipset. Iets en daarom vermeld ik dit, opmerkelijk is aangezien de Moederbord fabrikant dit heeft weten te combineren met een Q65 Chipset van Intel op dit moederbord wat dus een rasechte bastaard, een kloon met het beste van beide is.
Afb.00.02 X79 – Q65 Chipset Kloon.png
00.02 X79 – Q65 Chipset Kloon:
Een stukje info uit System Profiler and Benchmark van mijn bastaard X79 – Q65 Kloon.
Groen: Typisch Intel LGA 2011 X79 Series Chipset.
Blauw: Typisch Intel LGA 1155 Q65 Series 6 C 200 Chipset.
Rood: De Chinese toevoeging NVMe PCIe 3 x 4 Controller en slot.
En mijn toevoeging is een AS Media 1x PCIe USB 3.0 x 4 port uitbreiding kaart.
Het is dat ik goede dingen gelezen heb over deze Chinese betaalbare moederbord kits anders zou ik met dit te lezen zoiets nooit aangeschaft hebben.
Ik houd echter van buiten de doos denken en experimenteer zelf ook graag, mede door de goede recensies die ik gelezen heb, toch besloten het te doen. En het bevalt nog steeds prima.
Je moet het natuurlijk wel in de juiste proporties bekijken. Deze processor was het neusje van de zalm in 2013, het moederbord is spiksplinternieuw gebaseerde op de 2013 Chipsets met een snelle NVMe 3×4 ( circa 3000 MB/s + ) en daarom is het in 2024 zeker met Linux nog steeds een goed en snel werkend systeem.
Optima forma hergebruik van oudere nog steeds snel werkende apparatuur die vandaag de dag met Linux OS nog steeds super werkt. 10 3.0 GHz Cores en 20 logische processors die zelfs onder de zwaarste belasting geen krimp geven. De turbo mode heb ik slechts 1 x gehoord met het opnieuw opstarten tijdens de installatie van Windows 11.
DDR3 zeker ECC geheugen werkt nog steeds fantastisch zelfs op de 1600 MT/s snelheid ( max 1866 MT/s – MT/s = Mega Transfers/seconde )
Met 131 Driver downloads in Windows 10 en 11 en zero in Linux ( zitten in de kernel ingebouwd ) ter indicatie van hoe complex dit server systeem is, iets wat we snel aan de lijve gaan ondervinden met het begin van: Deel 03.01.01 Chipset-North Bridge-IOH Configuration-v1
Afb.03.00 Chipset.png
03.00 Chipset:
Zoals je ziet ben ik gezegend met een North Brige en South Bridge Chipset, logisch, want dit is nog Ivy Bridge de voor ganger van Sandy Bridge.
Een Northbridge was een van de geïntegreerde schakelingen op het moederbord van een IBM Compatible PC die samen de Chipset vormden.
De North Bridge regelde de communicatie tussen de processor en de rest van het systeem, maar er kon ook een geïntegreerde GPU (Graphic Processor Unit) in zitten. Op nieuwere systemen is de North Bridgeal volledig verdwenen, vermits alle taken die vroeger door de North Bridge werden uitgevoerd, in nieuwere processoren geïntegreerd zijn (zo zit de geheugencontroller bij AMD en Intel al jaren in de processor). Sinds de komst van Multi Kern Processors en de introductie van de Intel Sandy Bridge en AMD Fusion processoren (in 2011) is de North Bridge volledig verdwenen. Een voorbeeld hiervan is de APU waarbij de northbridge zit ingebouwd in de processor en men alleen een South Bridge nodig heeft en wat geheugen met een Flash geheugen of EEPROM.
Wij geven dus een [Enter] op het 1ste item: de North Bridge.
Deel 03.01 Chipset-North Bridge-IOH Configuration-v1
Afb.03.01.00 Chipset-North Bridge.png
03.01.00 Chipset-North Bridge:
Zo ziet het er in werkelijkheid uit en is ons 1ste item al geselecteerd.
Wij geven dus een [Enter] op het 1ste item, de North Bridge.
Afb.03.01.01.00 Chipset-North Bridge-IOH Configuration.png
03.01.01.00 Chipset-North Bridge-IOH Configuration:
Wederom een submenu IOH Configuration.
Wij geven dus een [Enter] op het 1ste item IOH Configuration.
Afb.03.01.01.01.00 Chipset-North Bridge-IOH Configuration Intel(R) VT for Directed IO Configuration.png
03.01.01.01.00 Chipset-North Bridge-IOH Configuration Intel(R) VT for Directed IO Configuration:
Wederom een submenu Intel (R) VT Directed I/O Configuration.
Wij geven dus een [Enter] op het 1ste item Intel (R) VT Directed I/O Configuration.
Afb.03.01.01.01.01.01 Chipset-North Bridge-IOH Configuration-Intel (R) VT-d Enabled.png
03.01.01.01.01.01 Chipset-North Bridge-IOH Configuration-Intel (R) VT-d Enabled:
Je ziet het aan het nummer van de afbeelding dat we steeds dieper in het menu Chipset duiken
03 Voor het tabblad Chipset, 01 1ste item North Bridge, 01 1ste item IOH Configuration, 01 1ste item Intel (R) VT Directed I/O Configuration en onze laatste 01 voor het 1ste item Intel (R) VT-d
Intel (R) VT-d:
Intel haar Virtualization Technology met de keuze aan [Enabled] of uit [Disabled]
Het BIOS en ik kies hier bewust voor omdat deze techniek ook gebruikt wordt in onze processor maar vooral omdat ik de VM Virtual Machine Virtual Box ga gebruiken met diverse OS’en om te starten tijdens mijn werkzaamheden in Zorin 17.1 Pro.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.01.01.02 Chipset-North Bridge-IOH Configuration-Coherency Support.png
03.01.01.01.01.02 Chipset-North Bridge-IOH Configuration-Coherency Support:
Wat is coherentie ondersteuning?
Coherentie betekent in essentie consistentie: het idee dat dezelfde instellingen en attributen op dezelfde manier worden gebruikt tussen verschillende processors of andere apparaten. I/O-virtualisatie vereist geen coherentie, maar de systeemstabiliteit kan worden verbeterd door gebruik te maken van coherentie.
De standaardinstelling voor Coherency Support is dan ook [Enabled] bij het gebruik van Intel Virtualizition Technology.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.01.01.03 Chipset-North Bridge-IOH Configuration-ATS Support.png
03.01.01.01.01.03 Chipset-North Bridge-IOH Configuration-ATS Support:
De Address Translation Service (ATS) [Enabled] is een cruciaal proces in de Peripheral Component Interconnect Express (PCIe) 6.0-architectuur. Het speelt een cruciale rol bij het garanderen dat verschillende processen of toepassingen die op een systeem draaien, elkaars geheugenruimte niet verstoren.
Wat is ATS-adresvertaling?
Navigeren door de complexiteit van de verificatie van adresvertalingen…
ATS is een functie in de PCIe-standaard waarmee een I/O-apparaat zijn eigen adresvertalingen kan uitvoeren zonder afhankelijk te zijn van de CPU van de host. Dit kan helpen de latentie te verminderen en de algehele systeemprestaties te verbeteren. ATS-ondersteunende apparaten verbinden een I/O-bus met directe geheugentoegang (DMA-compatibel) met het hoofdgeheugen.
De standaardinstelling voor ATS Support is dan ook [Enabled] bij het gebruik van Intel Virtualization Technology.
Wij geven een [Esc] toets aanslag om een stap terug te gaan naar:
Afb.03.01.01.01.01 Chipset-North Bridge-IOH Configuration-Intel(R) VT-d.png
03.01.01.01.01 Chipset-North Bridge-IOH Configuration-Intel(R) VT-d:
Wij geven een [Esc] toets aanslag om een stap terug te gaan naar het 2de item van Intel(R) VT for Directed IO Configuration:
Afb.03.01.01.02.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Intel (R) IOAT.png
03.01.01.02.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Intel (R) IOAT:
Van Wikipedia.
I/O Acceleration Technology (I/OAT) is een DMA-engine (een ingebouwde DMA-controller) van Intel, gebundeld met geavanceerde server moederborden, die geheugen kopieën van de hoofdprocessor ontlast door directe geheugentoegang (DMA) uit te voeren. Het wordt doorgaans gebruikt voor het versnellen van netwerkverkeer, maar ondersteunt elke vorm van kopiëren.
Het gebruik van I/OAT voor netwerkversnelling wordt ondersteund door Microsoft Windows sinds de release van Scalable Networking Pack voor Windows Server 2003 SP1. Vanaf versie 8 is het echter niet meer opgenomen in Windows. Het werd vanaf 2006 door de Linux-kernel gebruikt, maar deze functie werd vervolgens uitgeschakeld vanwege een vermeend gebrek aan prestatie voordelen terwijl de mogelijkheid van gegevenscorruptie ontstond.
Kortom, Intel (R) IOAT staat uit op [Disabled].
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.03.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-DCA Support.png
03.01.01.03.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-DCA Support:
Wat is DCA Support?
Direct Cache Access (DCA), een methode voor het opwarmen van de cache in de juiste
CPU voordat gegevens nodig zijn.
Met Direct Cache Access (DCA) kan een netwerkinterfacekaart (NIC) gegevens rechtstreeks in de cache van de processor laden en opslaan, omdat conventionele Direct Memory Access (DMA) niet langer geschikt is als brug tussen NIC en CPU in het tijdperk van 100 Gigabit Ethernet.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.04.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-VGA Priority.png
03.01.01.04.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-VGA Priority:
Aangezien mijn processor geen Onboard of Embedded VGA ( grafische kaart ) ondersteuning heeft staat de VGA Priority dan ook op [Offboard] voor een externe 16 x PCIe Grafische kaart mijn Radeon RX 580 2048 8 GB.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.05.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Target VGA.png
03.01.01.05.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Target VGA:
Target VGA Van CPU 0 naar….
Als VGA-prioriteit Onboard is, kunt u de juiste voorinstelling voor uw ingebouwde VGA kiezen.
Target VGA is hier echter inactief zwart door mij ter illustratie geel gekleurd omdat de processor geen onboard VGA heeft.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.06.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization WA’s.png
03.01.01.06.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization WA’s:
Gen3 Equalization WA’s?
PCIe Link-trainingsoverzicht
Link-equalisatie is een link-optimalisatieproces dat de kenmerken van de verzonden datagolfvorm voor elk onderdeel wijzigt, zodat dit resulteert in de meest stabiele PCIe-link met een hogere datasnelheid. Dit gebeurt wanneer alle apparaten in de PCIe-link datasnelheden van PCIe Gen 3 of hoger kunnen ondersteunen.
Gen3 Equalization WA’s?
Waarom hebben we egalisatie nodig in PCIe?
Als alle aangesloten PCIe-apparaten hoger zijn dan Gen 3, zullen PCIe-apparaten link-equalisatieprocessen uitvoeren om een PCIe-link sneller tot stand te brengen. Link-egalisatie gaat via initiële afstemming en fijnafstelling om een bit foutpercentage van minder dan 10-12 mogelijk te maken en gegevens te verzenden of ontvangen met de snelste snelheid die stabiel kan worden ondersteund
De Gen3-modus vereist TX- en RX-link-equalisatie vanwege de datasnelheid, de kanaalkarakteristieken, het ontvangerontwerp en procesvariaties. Dankzij het link-equalisatieproces kunnen het eindpunt en de rootpoort de TX- en RX-instellingen van elke baan aanpassen om de signaalkwaliteit te verbeteren. Dit proces resulteert in Gen3-koppelingen met een Bit Error Rate (BER) van de ontvanger die kleiner is dan 10-12.
Voor gedetailleerde informatie over de viertraps link-equalisatieprocedure voor een datasnelheid van 8,0 GT/s, raadpleeg Paragraaf 4.2.3 in de PCI Express Basisspecificatie, Rev 3.0. Een nieuwe LTSSM-status, Recovery. Equalization met Phases 0–3, weerspiegelt de voortgang via Gen3-equalisatie. Fasen 2 en 3 van link-equalisatie zijn optioneel. Elke schakel moet alle vier de fasen doorlopen, ook als er geen aanpassingen plaatsvinden. Als u fase 2 en 3 overslaat, versnelt u de linktraining ten koste van de link-BER-optimalisatie.
GeForce GTX 600-serie (Kepler-klasse) en hogere GPU’s ondersteunen PCI Express 3.0. Ze werken correct binnen de SIG PCI Express-specificatie en zijn gevalideerd op meerdere PCI Express 3.0-platforms. Sommige moederbordfabrikanten hebben een bijgewerkte SBIOS uitgebracht om het Intel X79/SNB-E PCI Express 2.0-platform in staat te stellen te werken met bussnelheden tot 8GT/s. We hebben GeForce GTX 680 en GTX 670 GPU’s getest op een aantal X79/SNB-E-platforms met bussnelheden van 8GT/s, maar we hebben aanzienlijke variaties gezien in de signaaltiming tussen verschillende moederborden en CPU’s. Daarom hebben we besloten om PCI Express 2.0-bussnelheden op X79/SNB-E alleen te ondersteunen en te garanderen met onze standaardversiedrivers. Native PCI Express 3.0-platforms (zoals Ivy Bridge) werken op bussnelheden van 8GT/s met onze standaardversiedrivers.
Hoewel we 8GT/s-snelheden voor X79/SNB-E officieel niet kunnen ondersteunen of garanderen, kunt u handmatig snellere 8GT/s-bussnelheden inschakelen (op eigen risico) met behulp van het volgende uitvoerbare bestand: force-enable-gen3.exe
Als u wilt terugkeren naar de 5GT/s-bussnelheden, kunt u dit doen door de volgende opdracht uit te voeren vanaf de DOS-opdrachtregel: “force-enable-gen3.exe –revert”
U kunt “force-enable-gen3.exe” downloaden via de sectie Bestandsbijlagen hieronder. U moet uw systeem opnieuw opstarten om de wijzigingen door te voeren.
Een wel heel moeilijk verhaal met uitleg over wat Gen3 Equalization is. Het is een data protocol wat de snelheid van het datatransport regelt op onze PCIe bussen de X16, X4 en X1.
[Enabled] is aan zodat het met optimalisatie geregeld kan worden.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.07.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization Fail WA’s.png
03.01.01.07.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization Fail WA’s:
Zie bovenstaand afbeelding en beschrijving van Gen3 Equalization 03.01.01.06.00
[Disabled] of uit is de standaardinstelling van Gen3 Equalization Fail WA’s.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.08.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization Phase 2-3 WA.png
03.01.01.08.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization Phase 2-3 WA:
Zie bovenstaand afbeelding en beschrijving van Gen3 Equalization 03.01.01.06.00
[Disabled] of uit is de standaardinstelling van Gen3 Equalization Phase 2-3 WA.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.09.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization Redoing WA.png
003.01.01.09.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Gen3 Equalization Redoing WA :
Zie bovenstaand afbeelding en beschrijving van Gen3 Equalization 03.01.01.06.00
[Disabled] of uit is de standaardinstelling van Gen3 Equalization Redoing WA.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.10.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOH Resource Selection Type.png
03.01.01.10.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOH Resource Selection Type:
IOH Resource Selection Type:
Iterative Optimization Heuristics – Iteratieve optimalisatie heuristieken
Maakt het mogelijk om Auto/Handmatig te selecteren Wanneer de automatische optie is geselecteerd, wordt de toewijzing van PCI-bronnen over meerdere IOH’s automatisch geoptimaliseerd op basis van de PCI-brontoewijzing over meerdere IOH’s op basis van de geselecteerde verhoudingen.
Verklaarbare benchmarking voor iteratieve optimalisatie heuristieken:
Niki van Stein, Diederick Vermetten, Anna V. Kononova, Thomas Bäck
Het benchmarken van heuristische algoritmen is essentieel om te begrijpen onder welke omstandigheden en bij welke problemen bepaalde algoritmen goed presteren. In het meeste huidige onderzoek naar heuristische optimalisatie-algoritmen wordt slechts een zeer beperkt aantal scenario’s, algoritme configuraties en hyper parameter instellingen onderzocht, wat leidt tot onvolledige en vaak vertekende inzichten en resultaten. Dit artikel presenteert een nieuwe aanpak die we verklaarbare benchmarking noemen. Introductie van het IOH-Explainer-software framework, voor het analyseren en begrijpen van de prestaties van verschillende optimalisatie algoritmen en de impact van hun verschillende componenten en hyper parameters. We presenteren het raamwerk in de context van twee modulaire optimalisatie raamwerken. Via dit raamwerk onderzoeken we de impact van verschillende algoritmische componenten en configuraties, en bieden we inzicht in hun prestaties in verschillende scenario’s. We bieden een systematische methode voor het evalueren en interpreteren van het gedrag en de efficiëntie van iteratieve optimalisatie heuristieken op een meer transparante en begrijpelijke manier, waardoor betere benchmarking en algoritme ontwerp mogelijk is.
Wederom een heel moeilijk verhaal of de processor een algoritme ( Een algoritme is een stappenplan bestaande uit een set regels in vaste volgorde om tot een oplossing te komen en het einddoel te bereiken ). Automatisch dan wel Manueel instelbaar mag / kan gebruiken.
[Auto] is de standaard BIOS instelling, bedenk dat we ook niet alles hoeven te begrijpen om met onze computer te werken.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.11.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-No Snoop Optimization.png
Afb.03.01.01.11.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-No Snoop Optimization:
No Snoop Optimization: Wat is geen snuffelen in PCIe?
Bij een PCIe non-snooped read gaat het verzoek tot aan de processorcache. Het stuurt het verzoek niet daadwerkelijk naar het eindpunt, maar retourneert alleen de gegevens in de cache. Bij een PCIe-snooped read moet het lees verzoek wachten tot het apparaat reageert op het snooping-verzoek, de cache bijwerken en vervolgens de waarde aan u retourneren.
Voor deze configuratie is vereist dat No Snoop in PCI Express-instellingen is ingeschakeld. Het wordt aanbevolen om deze optie op Standaard (VC1) te laten staan.
Kortom No Snoop Optimization: Met de instelling op [VC1].
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.12.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-MMIOH Size.png
03.01.01.12.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-MMIOH Size:
Voor iedereen die het niet weet. MMIO Hoge granulariteit Grootte: 1G, 4G, 16G. 64G, 128G, bieden een manier om een fysiek apparaat meerdere keren virtueel te adresseren. Als ik het goed begrijp. dat wil zeggen om meerdere virtuele apparaten te hebben die fysiek hetzelfde daadwerkelijke/fysieke apparaat adresseren.
De single root I/O virtualisatie (SR-IOV)-interface is een uitbreiding op de PCI Express (PCIe)-specificatie. Met SR-IOV kan een apparaat, zoals een netwerkadapter, de toegang tot zijn bronnen scheiden over verschillende PCIe-hardware functies. Deze functies bestaan uit de volgende typen:
Een PCIe fysieke functie (PF). Deze functie is de primaire functie van het apparaat en maakt reclame voor de SR-IOV-mogelijkheden van het apparaat. De PF is gekoppeld aan de bovenliggende Hyper-V-partitie in een gevirtualiseerde omgeving.
Een of meer PCIe virtuele functies (VF’s). Elke VF is gekoppeld aan de PF van het apparaat. Een VF deelt een of meer fysieke bronnen van het apparaat, zoals een geheugen en een netwerkpoort, met de PF en andere VF’s op het apparaat. Elke VF is gekoppeld aan een onderliggende Hyper-V-partitie in een gevirtualiseerde omgeving.
Aan elke PF en VF wordt een unieke PCI Express Requester ID (RID) toegewezen waarmee een I/O-geheugen beheereenheid (IOMMU) onderscheid kan maken tussen verschillende verkeersstromen en geheugen kan toepassen en vertalingen tussen de PF en VF’s kan onderbreken. Hierdoor kunnen verkeersstromen rechtstreeks worden afgeleverd bij de juiste Hyper-V-bovenliggende of onderliggende partitie. Als gevolg hiervan stroomt niet-bevoorrecht dataverkeer van de PF naar VF zonder andere VF’s te beïnvloeden.
SR-IOV zorgt ervoor dat netwerkverkeer de software-switch laag van de Hyper-V-virtualisatie stack kan omzeilen. Omdat de VF is toegewezen aan een onderliggende partitie, stroomt het netwerkverkeer rechtstreeks tussen de VF en de onderliggende partitie. Als gevolg hiervan wordt de I/O-overhead in de software-emulatie laag verminderd en worden netwerkprestaties bereikt die vrijwel dezelfde prestaties leveren als in niet-gevirtualiseerde omgevingen.
Wederom een heel moeilijk verhaal of de MMIOH Size:
Het beste dat ik kan vinden is dat dit de grootte is die wordt gebruikt om aan geheugen toegewezen I/O-bronnen toe te wijzen.
Dus, voor zover ik het kan begrijpen, verandert het veranderen van deze grootte de manier waarop de computer feitelijk geheugen in de bovenste geheugengebieden toewijst aan in het geheugen toegewezen bronnen (denk aan I/O-kaarten, zoals een GPU ( Grafische kaart ), netwerkkaart, enz…). Als u dit op een grotere waarde instelt, zou dit over het algemeen betekenen dat de minimale grootte die het voor een bepaald apparaat zou toewijzen 64 Gb of 128 Gb zou zijn (zo goed als ik het kan begrijpen).
[64G] is bij mij de standaard ( Default ) BIOS instelling, wellicht heb jij deze instelling niet of heeft jouw BIOS een andere standaardwaarde, bedenk dat we ook niet alles hoeven te begrijpen om met onze computer te werken.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.13.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-MMCFG Base.png
03.01.01.13.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-MMCFG Base:
Wat is VT voor directe IO in BIOS?
De belangrijkste doelstellingen van Intel® Virtualization Technology (Intel® VT) voor Directed I/O (Intel® VT-d) zijn domein gebaseerde isolatie en hardware gebaseerde virtualisatie. Een domein kan abstract worden gedefinieerd als een geïsoleerde omgeving op een platform waaraan een subset van fysiek host geheugen is toegewezen
Ik kan meer bruikbaar geheugen krijgen door de onderstaande optie in de BIOS te wijzigen.
Geavanceerd/chipset configuratie/North Bridge/geïntegreerde IO-configuratie/MMCFG-basis. Als u 0x80000000 instelt, zal de geheugengrootte minder dan 2 GB zijn. En als u 0xC0000000 instelt, zal de geheugengrootte minder dan 3 GB zijn. Maar als u 0xC0000000 instelt, kan het systeem mogelijk niet succesvol opstarten. Het hangt af van het toegevoegde apparaat.
Het is in ieder geval een configuratie van toegewezen geheugen met het adresbereik van de gedane instelling die te maken heeft met het Intel VT is een Virtualisatie Technologie van chipfabrikant Intel die werd geïntroduceerd in 2005. Andere benamingen zijn VT-x en VT-i voor respectievelijk het x86- en Itanium processors.
[0x80000000] is bij mij de standaard ( Default ) BIOS instelling, wellicht heb jij deze instelling niet of heeft jouw BIOS een andere standaardwaarde, bedenk dat we ook niet alles hoeven te begrijpen om met onze computer te werken.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.14.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOH 0 PCIe Bifurcation Control.png
03.01.01.14.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOH 0 PCIe Bifurcation Control:
De gele tekst ( eigenlijk zwart ) zegt ons dat onderstaande items betrekking hebben IOH 0 PCIe Bifurcation Control.
Wat is de PCIe-bifurcatie functie?
Waarom hebben we PCIe Bifurcation nodig en hoe?
PCIe bifurcatie betekent het opsplitsen van de PCIe bus in kleinere multi slots. Eén x16 PCIe poort kan bijvoorbeeld worden opgesplitst in twee x8 PCIe poorten of vier x4 PCIe poorten. Dit kan worden bereikt vanaf BIOS-niveau als u een bestaande PCIe Lane wilt splitsen
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.15.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOU1-PCIe Port.png
03.01.01.15.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOU1-PCIe Port:
Wat volgt zijn de PCIe port configuraties, de sloten voor onze uitbreidingskaarten ( Videokaart ).
De configuratie voor PCIe port IOU1 is dus [4×4].
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.16.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-PORT 1A Link Speed.png
03.01.01.16.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-PORT 1A Link Speed:
[GEN3] is de hoogste standaard en tenzij jij specifiek GEN2 of GEN1 nodig hebt is dit ook de standaardinstelling.
PCI Express (PCIe) – Gen1, Gen2 en Gen3
Gen1 (2,5 Gbps) Giga bit per seconde signaalsnelheden.
Gen2 (5 Gbps) Giga bit per seconde signaalsnelheden.
Gen3 (8 Gbps) Giga bit per seconde signaalsnelheden.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.17.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-PORT 1B Link Speed.png
03.01.01.17.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-PORT 1B Link Speed:
[GEN3] is de hoogste standaard en tenzij jij specifiek GEN2 of GEN1 nodig hebt is dit ook de standaardinstelling.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.18.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOU2 – PCIe Port.png
03.01.01.18.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOU2 – PCIe Port:
De configuratie voor PCIe port IOU2 is dus [x16].
De volgende instellingen van IOH PCIe port Bifurcation Control zijn herhalingen van voorgaande instellingen dus wij springen we verder omlaag naar:
Afb.03.01.01.22.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed-IO Configuration-IOH 0 PCIe port Data Direct IO Control.png
03.01.01.22.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed-IO Configuration-IOH 0 PCIe port Data Direct IO Control:
Gele tekst dus de instellingen die gaan volgen hebben betrekking op IOH 0 PCIe port Data Direct IO Control.
Intel (R) heeft Intel DDIO gemaakt zodat Intel(R) Ethernet-controllers en -adapters rechtstreeks kunnen praten met de processorcache van de Intel Xeon processor E5-familie en Intel Xeon-processor E7 v2-familie.
Intel DDIO zorgt ervoor dat de processor de primaire bestemming en bron van I/O-gegevens in cache opslaat in plaats van het hoofdgeheugen, waardoor een grotere bandbreedte, lagere latency en een lager energieverbruik worden gerealiseerd.
Een stap omlaag met pijltjes toets naar onder▼geeft ons.
Afb.03.01.01.23.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Port 0A.png
03.01.01.23.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-Port 0A:
Wat volgt zijn de poorten voor de IOH 0 PCIe port Data Direct I/O Control waarbij poort 0A
op [Disabled] staat terwijl de andere poorten [Enabled] staan.
Dit is standaard zo geregeld door de BIOS als Default instelling.
Aangezien er maar 1 Ethernet poort aanwezig is op mijn moederbord staat deze dus uit voor:
Intel (R) heeft Intel DDIO gemaakt zodat Intel(R) Ethernet-controllers en -adapters rechtstreeks kunnen praten met de processorcache van de Intel Xeon processor E5-familie en Intel Xeon-processor E7 v2-familie.
Intel DDIO zorgt ervoor dat de processor de primaire bestemming en bron van I/O-gegevens in cache opslaat in plaats van het hoofdgeheugen, waardoor een grotere bandbreedte, lagere latency en een lager energieverbruik worden gerealiseerd.
Wij springen dan ook omlaag naar het laatste item op deze pagina ▼.
Afb.03.01.01.28.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOH 1 PCIe Bifurcation Control.png
03.01.01.28.00 Chipset-North Bridge-IOH Configuration-Intel(R) VT for Directed IO Configuration-IOH 1 PCIe Bifurcation Control:
Zwart: Is een inactieve tekst of instelling. Die ik voor de duidelijkheid geel gemaakt heb en totaal overbodig is omdat de IOH 1 PCIe port(s) niet aanwezig is/zijn bij een enkel processor server moederbord en dit dus eigenlijk een overbodige BIOS vermelding is. Zie 03.01.01.14.00
Waarbij we aan het eind zijn van deel 03.01.01 Chipset-North Bridge-IOH Configuration-v1.
Voor U geschreven door Gerard Nouwen.
Bron vermelding: ACER, AMI BIOS, AOMEI tech.com, WD, WikipediA